Requested Patent: JP2003015588A

Title: DISPLAY DEVICE :

Abstracted Patent: JP2003015588;

Publication Date: 2003-01-17;

Inventor(s): SUZUKI MASAHIRO ;

Applicant(s): PIONEER ELECTRONIC CORP; SHIZUOKA PIONEER KK;

Application Number: JP20010196253 20010628;

Priority Number(s): JP20010196253 20010628 ;

IPC Classification: G09G3/28; G09G3/20; H04N5/66;

Equivalents: US2003006994, US6906726;

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a display device capable of displaying satisfactory images in which dither noise is reduced. SOLUTION: In this display device, values of dither coefficients, which are generated by being made to correspond to respective positions in a pixel group, are changed depending on the case where the luminance level of an image which is expressed by pixel data is luminance lower than prescribed uninance and on the case where the luminance level is included within prescribed middle luminance.

(19)日本日野許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開2003-15588 (P2003-15588A)

最終頁に続く

(43)公開日 平成15年1月17日(2003.1.17)


(51) Int.C1.7		機別記号	FΙ		5	ァーマコート* (参考)
G09G	3/28		C 0 9 G	3/20	641E	5 C 0 5 8
	3/20	6 4 1			641C 5C080 641K	
			H 0 4 N	5/66	101B	
H04N	5/66	101	C 0 9 G	3/28	K	
			客查請求	未請求	請求項の数9 C	し (全 18 頁)
(21)出順番号	+	特順2001-196253(P2001-196253	(71)出額人		016 二ア株式会社	
(22) H 1861 E		平成13年6月28日(2001.6.28) 東京都目黒区目黒17				番1号
OE PARE		MAIO 0 /3 20 E GEORGE 10 10 /	(71) 出願人			
			(1.1) (2.10)		イオニア株式会社	
				静岡県:	袋井市蟹巣字西ノ谷	15の1
			(72)発明者	鈴木 3	雅博	
				山梨県・	中巨摩那旧富町西花	輪2680番地 静
				岡パイ:	オニア株式会社甲府	事業所内
			(74)代理人	1000791	119	
				弁理士	離村 元彦	

(54) 【発明の名称】 ディスプレイ装置

(57)【要約】

【課題】 ディザノイズを低減させた良好な画像表示を 行うことができるディスプレイ装置を提供することを目 的とする。

【解決手段】 画素データによって表される画像の輝度 レベルが所定輝度よりも低輝度である場合と、所定の中 輝度範囲内に含まれる場合とで画素群内の各画素位置に 対応させて発生すべきディザ係数の値を変更する。



【特許請求の範囲】

【請求項1】 画素を担う複数の表示セルを備えたディスプレイの画面上に映像信号に応じた画像を表示するディスプレイ装置であって、

複数の前記画素からなる画素群毎に前記画素群内の各画 素位置に対応させてディザ係数を発生するディザ係数発 生手段と

前記画素各々に対応した前記映像信号に基づく画素デー タの各々に前記ディザ係数を加算してディザ加算画素デ ータを得るディザ加算手段と、

前記ディザ加算画素データに応じた輝度で前記表示セル を発光せしめる表示駆動手段と、を有し、

前記ディッド系数発生手段は、前記画素デークによって表 される画像の構度レベルが所定機度よりも低極度である 場合と、所述の中継貨施制用に合きなる場合とで前記画 素料内の各画素位置に対応させて発生すべき前記ディザ 係数の値を変更することを特徴とするディスプレイ装

【請求項2】 前記ディザ係数発生手段は、前記画素群 内の各画素位置に対応させて発生すべき前記ディザ係数 の値を、更に前記映像信号における1フィールド表示期 簡毎に変更することを特徴とする請求項1記載のディス プレイ装置。

【請求項3】 前記画素群の各々は、前記画面上において互いに隣接するN行M列分の前記画素の集合であるこ

とを特徴とする譲収項1記載のディスプレイ装置、 【請求項4】 前記表示認動手段は、前記1フィールド 表示期間を構成する複数のサプフィールド冬々において 前記ディッ加菓画素データに応じて前記表示とれの各々 を選択的に点灯セル状態とは清灯セル状態のいすれか一 方に設定するドレス手段と、前記サプフィールド各々 において前記点灯セル状態にある前記表示セルのみを前 記サプフィールドの重み付けに対応した発光期間だけ発 光せじめる条光線持手段とを有し、

前記発光維持手段は、前記サブフィールド各々での前記 発光期間を前記1フィールド表示期間毎に変更すること を特徴とする請求項1記載のディスプレイ装置。

【請求項5】 画素を担う複数の表示セルを備えたディスプレイの画面上に映像信号に応じた画像を表示するディスプレイ装置であって、

前記画素各々に対応した前記映像信号に基づく画素データを生成する画素データ生成手段と、

第1変換特性と前記第1変換特性とは異なる変換特性を 有する第2変換特性と前記映像信号の1フィールドの 表示期間毎に交互に用いて前記画素データによって表さ れる画像の輝度レベルを変換して輝度変換画素データを 得るデータ変換手段と、

複数の前記画素からなる画素群毎に前記画素群内の各画 素位置に対応させてディザ係数を発生するディザ係数発 生手段と、 前記輝度変換画素データの各々に前記ディザ係数を加算 してディザ加算画素データを得るディザ加算手段と、

前記ディザ加算画素データに応じた輝度で前記表示セル を発光せしめる表示駆動手段と、を有し、

輸記ディザ係級発生手段は、前記両素データによって表 される両機の頻度レベルが所に頻度よりも低頻度である 場合と、前記列定頻度よりも高い所定の中環境範囲内に 含まれる場合とで前記両者群内の各画素位置に対応させ て発生すべき前記ディザ係数の値を変更することを特徴 とするディスアレイ装置、

【請求項6】 前記第1変換特性及び前記第2変換特性 は、互いに前記所定輝度よりも低輝度な低輝度領域での 変換特性が異なり、更に前記中輝度範囲に含まれる領域 での変換特性が異なることを特徴とする請求項5記載の ディスプレイ装置。

【請求項7】 前記ディザ係数発生手段は、前記画業群 内の各画素位置に対応させて発生すべき前記ディザ係数 の値を、更に前記映像信号における1フィールド表示期 簡毎に変更することを特徴とする請求項5記載のディス プレイ装置。

【請求項8】 前記画素群の各々は、前記画面上において互いに隣接するN行M列分の前記画素の集合であることを特徴とする請求項5記載のディスプレイ装置。

【請求項9】 前記表示驱動手段は、前記1フィールド 表示開配き構成する複数のサブフィールド条々において 前記ディザ加算画素データに応じて前記表示セルの各々 を選択的に点灯セル状態とは消灯セル状態のいずれか一 方に設定するアドレス手段と、前記サブフィールド各々 において前記点灯セル状態にある前記表示モルのみを前 記サブフィールドの重み付けに対応した発光期間だけ発 光せしめる発光維持手段とを有し、

前記発光維持手段は、前記サプフィールド各々での前記 発光期間を前記1フィールド表示期間年に変更すること を提供しする請求項5記載のディスプレイ装置。 【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、ディザ処理回路を 備えたディスアレイ装置に関する。

[0002]

【従来の技術】最近、2次元画像表示パネルとして、画 素を担う複数の放電セルがマトリクス状に配列されたア ラズマディスフレイパネル(以下、PDPと标する)が注 目されている。PDPでは、映像信号に基づく各画素毎 の画素データに応じて放電セル各々を放電せしめ、その 放電に伴う発光によって画面上に表示画像を形成させ る。かかふをDDPを駆動させる方法として、1フィール ドの表示期間を複数のサブフィールドに分割して駆動す るサブフィールド法が知られている。例えば、1フィー ルドの表示期間を複数のサブフィールドに分割して駆動す るサブフィールド法が知られている。例えば、1フィー ルドの表示期間を重な付けの順に、サブフィールドS 1、SF(N)なるN個のサブフィールド に分削する。各サブフィールドでは、画素データに応して各画素を息灯画素状態、又は清灯画素清別に認定して行くアドレス行程と、上記点飲画素状態にある画素のみをそのサブフィールドの重み付けに対応した側間が付券を大きせる完全維持行程とか実施される。使って、1フィールド期間内では、上記完全維持行程において放電セルを発光することになるサブフィールドと、放電セルを消じさせておくことになるサブフィールドと、放電セルを消しませている。 この際、1フィールド期間内において各サブフィールドで実施された発光の合計時間に対応した中間棘度が提覚される。

【0003】PDPを採用したディスプレイ装置では、このような駆動にディザ処理を併用させることにより、 規覧上における階調数を増加させて西質向上を図るよう にしている。ディザ処理は、例えば、上下、左右に互い に対能した画素データに、互いに異なる係数値からなる 4つのディザ係数(例えば、0、1、2、3)を加算す る。この際、上記4つの画素を1画素として捉えた場 合、かるディザ処理により、見かけ上の階調数が増加す るのである。

【0004】しかしながら、画素データにディザ係数を 加算すると、元の画素データとは何等関係のない疑以模 様が視覚される、いかゆるディザノイズが発生する場合 があり、画質を損ねてしまうという問題があった。

[0005]

【発明が解決しようとする課題】本発明は、上記の問題 を解決するためになされたものであり、ディザノイズを 低減させた良好な画像表示を行うことができるディスプ レイ装置を提供することを目的とする。

[0006]

【課題を解決するための手段】本発明によるディスアレ く装置は、画素を担う複数の表示セルを備えたディスア レイの画面上に映像信号に応じた画像を表示するディス アレイ装置であって、複数の前記画薬からなる画楽群毎 に前記画楽部内の各画素位置に対応させでディザ係数発生年段と、前記画薬者々に対応し た前記映像信号に基づく画表データの各々に前記ディザ 係級を加算してディザ加算画素データを得らディザ加算 長行と、断電子・ザ加算画素データと応じた場所で前記 表示セルを発光せしめる表示駆動手段と、を有し、前記 ディザ係級発生手段は、前記画素データに応して表され の個別の確定、レルが所定確定よりも低解度である場合 と、所定の中解皮範囲内に含まれる場合とで前記両素群 内の各画素に置に対応させて発生すべき前記ディザ係数 の値を変更さる

[0007]

【発明の実施の形態】以下、本発明の実施例を図を参照 しつつ説明する。図1は、本発明によるディスプレイ装 置の蝦略構成を示す図である。尚、図1に示すディスプ レイ装置は、表示デバイスとしてアラズマディスアレイ 大学である。こ のディスアレイ装置である。こ のディスアレイ装置は、アラズマディスアレイバネルと してのPDP10と、駆動部(同腓検出回路1、駆動制 側岬路2、A/D変換器4、データ変換回路30、メモ リ5、アドレスドライバ6、第1サスティンドライバ7 及び第2サスティンドライバ8)とから構成される。

【0008】PDP10は、アドレス電極としての列電 極D₁〜D₂と、これら列電能と直支して配列されている で電極X、一X。及が行電極X、一、2。を構えている。PD P10では、これら行電極X及が行電極Xの一対にて1 行分に対応した行電極を形成している。列電極Dと、行 電極X及びYとの各交差部には、画素を担う放電セルが 形成されている。

【0010】図2は、かかるデータ変換回路30の内部 構成を示す図である。図2に示されるように、データ 機回路30は、ABL(自動鉄度)制御回路31、第1デ ーク変換回路32、多階調化処理回路33及び第2デー ク変換回路34で構成される。ABL回路31は、両条 毎9PDに一大助戦信号に基づいて、PDP10の 画面上に表示される画像の平均輝度を求め、その平均輝 度が適切ご解度範囲内に収まるように、画素データPD に対して解皮が小の密整を行う。

【0011】図3は、かかるABL回路31の内部構成 を示す図である。図3において、レベル調整回路310 は、後述する平均輝度検出回路311によって求められ た平均輝度情報に応じて画素データPDのレベルを調整 し、この際得られた輝度調整画素データPD。すを出力す る。データ変換回路312は、輝度調整画素データPD gr を図4に示されるが如き非線形特性からなる逆ガンマ 特性(Y=X2.2) に変換したものを逆ガンマ変換画素デー タPD, として平均輝度レベル検出回路311に供給す る。すなわち、頻度調整画素データPD。に逆ガンマ補 正処理を施すことにより、ガンマ補正の解除された元の 映像信号に対応した画素データ(逆ガンマ変換画素デー タPD。)を復元するのである。平均輝度検出回路31 1は、逆ガンマ変換画素データPD。に基づく平均輝度 を求め これを上記平均輝度情報としてレベル調整回路 310に供給するのである。すなわち、レベル調整回路 310は、この平均輝度情報に基づいて画素データPDの輝度レベルを調整したものを上記頻度調整画素データ PD₃₁として上記データ変換回路312、及び次段の第 1データ変換回路32に供給するのである。

【0012】図5は、第1データ変換回路32の内部構 成を示す図である。図5において、データ変換回路32 1は、10ビットで"0"~"1024"を表現し得る上記 輝度調整画素データPD_{RL}を図6に示されるが如き変換 特性に基づいて"0"~"384"までの9ビットの輝度変 換画素データPD:: に変換し、これをセレクタ322に 供給する。データ変換回路323は、上記輝度調整画素 データPDs:を図7に示されるが如き変換特性に基づい て"0"~"384"までの9ビットの輝度変換画素データ PD₁₂に変換し、これをセレクタ322に供給する。こ の際、図6及び図7に示される変換特性は互いに、所定 輝度よりも低輝度レベルでの変換特性と、所定の中輝度 レベル範囲内での変徴特性が異なっている。セレクタ3 22は、これら輝度変換画素データPDn 及びPDnの 内から、変換特性選択信号の論理レベルに応じた方を択 一的に選択し、これを頻度変換画素データPDsとして 次段の多階調化処理回路33に供給する。尚、変換特性 選択信号は、駆動制御回路2から供給されるものであ

【0013】第1データ変換回路32のデータ変換に り、多階面化処理回路33の多階面化処理による緯度能 和、並びに表示器面がでか「世界にない場合に生じる表 示特性の平坦部の発生(すなわち、階調重みの発生)が抑 劇される、多階調化処理回路33は、9ビットの解度変 頻画素データPD=に対して誤差拡散処理及びディザ処 理を施すことにより、現間消費を維持しつつもそのビッ ト数を4ビットに削減した多階調化画素データPD。を 生成する。尚、これら誤差拡散処理及びディザ処理につ いては後述さる。尚、これら誤差拡散処理及びディザ処理につ いては後述さる。

【001.4】第2データ変換回路34は、上記4ビットの多階測に商素データPD。を図8に示されるが如き変換デーブルに従って第1~第12ビットからなる商素駆動データGDに変換してメモリ5に供給する、メモリ5は、駆動制列回路2から供給されてくる書込高号ではった。これがる書込動作により、1両面(n行、m列)分の両系影動データGD:へのD_mの表と込みが終了すると、メモリ5は、駆動制質回路2から供給されてくる認出信号に応じて、商業駆動データGDへGD。各を専一ビット括同士にて1行分件転収がある出してアトスドライバ6に供給する。すなわち、メモリ5は、先ず、1両面分の駆高薬駆動データGD₁₁、GD_{me}を、カルリーのの場響を取りませ、大きりは、先ず、1両面分の駆高薬駆動データGD₁₁、GD_{me}を、DB1₁₁、DB1₂₂、画来駆動データGD₁₁、GD_{me}を、DB1₁₁、DB1₂₂、画来駆動データGD₁₁、GD_{me}を、DB1₁₁、DB1₂₂、画来駆動データGD₁₁、GD_{me}を、DB1₁₁、DB1₂₂、画来駆動データGD₁₁、GD_{me}を、DB1₁₁、DB1₂₂、画来取りデータGD₁₁、GD_{me}を、DB1₁₁、DB1₂₂、画来取りデータGD₁₁、GD_{me}を、DB1₁₁、DB1₂₂、画来取りデータGD₁₁、GD_{me}を、DB1₁₁、GD_{me}を、Manual Canada Canada

BB2₁₁~DB2_{ne}: **西**茶駆動データGD₁₁~GD_{ne}の 第2ビット目 DB3₁₁~DB3_{na}: 画素駆動データGD₁₁~GD_{na}の 第3ビット目

DB4₁₁~DB4_{na}: 画素駆動データGD₁₁~GD_{na}の 第4ビット日

 $DB5_{11}\sim DB5_{na}$: 画素駆動データ $GD_{11}\sim GD_{na}$ の 第5ビット目

DB6₁₁~DB6_{na}: 画素駆動データGD₁₁~GD_{na}の 第6ビット日

DB7₁₁~DB7_{nn}: 画素駆動データGD₁₁~GD_{nn}の

第7ビット目 $DB8_{11} \sim DB8_{1n}$: 画素駆動データ $GD_{11} \sim GD_{nn}$ の

第8ビット目 DB9₁₁~DB9_{na}:画素駆動データGD₁₁~GD_{ne}の

第9ビット目 DB10₁₁~DB10_{na}: 画素駆動データGD₁₁~GD_{na}の

第10ビット目 DB11₁₁~DB11_{na}: 画素駆動データGD₁₁~GD_{na}の

第11ビット目 DB12₁₁〜DB12_{na}: 画素駆動データGD₁₁〜GD_{na}の 第12ビット目

【00日5】駆動制即回路2は、図9(a)に示される第2 発光駆動フォーマットと、図9(b)に示される第2 光駆動フォーマットとを、同期検出回路1から垂直同期 信号Vが埋納される底に交互に切り換えて採用する。そ して、駆動制御回路2は、第1発光駆動フォーマットを 採用している際には、図6に示されるが始ま変持性に 基づくデーク変換を実施させるべき変換特性選択信号を 第1データ変換回路32に供給する。一方、上記第2発 北駆動フォーマットを採用している際には、記第27年 れるが如き変換特性に基づくデータ変換を実施させるべき変換特性選択信号を第1データ変換回路32に供給する。 さ変換特性選択信号を第1データ変換の関係32に供給する。

【0016】更に、駆動側側回路 2は、上途した如く様 用した発光駆動フォーマットに従って PDP10を駆動 すべき各種 タイミング信号をアドレスドライバ6、第1 サスティンドライバ7 及び第2 サスティンドライバ8 各 々に供給する。すなわち、駆動側側回路 2は、例えば人 功映係信号における奇数フィールド時には図9(a)に示 す第1発光駆動フォーマットに基づき PDP10を階割 駆動させ、偶数フィールド時には図9(b)に示す第2発 光駆動フォーマットに基づきPDP10を階調駆動させ るのである。

【0017】にこで、図9(a)及が図9(b)に示される
発光駆動フォーマットは、映像信号における1フィール
ド期間を12個のサブフィールド5F1~SF12に分割して、各サプフィールド毎にPDP10に対する駆動
を実施するものである。この際、各サプフィールドは、
力力映像信号に基づいてPDP10の各数電セルを²⁵点
灯放電セル状態²及び²消形が電セル状態²⁰のいずれか一方に設定するアドレス行程²⁰にと、『点灯放電セル状態 成立を成電イルのみを各サプフィールドの重み付けに対 応した期間(回数)だけ発光をせる発光維持行程「にとか らなる。尚、図9(a)に示される第1発光駆動フォーマ ットでは、サブフィールドSF1~SF12各々の発光 維持行程「によおいて、

SF1:2 SF2:3

SF3:5

SF4:8

SF5:11 SF6:17

SF7:22

SF8:28

SF9:35 SF10:43

SF11:51

SF12:30

なる期間(回数)だけ、"点灯放電セル状態"にある放電セルを継続して発光させる。

【0018】一方、図9(b)に示される第2発光駆動フォーマットでは、サブフィールドSF1~SF12各々の発光維持行程Icにおいて、

SF1:1 SF2:2

SF3:4

SF4:6

SF5:10

SF6:14 SF7:19

SF8:25

SF9:31

SF10:39

SF11:47

SF12:57

なる期間(回数)だけ、"点灯放電セル状態"にある放電セルを継続して発光させる。

【0019】更に、上記第1及び第2発光駆動フォーマットでは共に、先頭のサブフィールドSF1においてのみで、PDP10の全放電セルを"点灯放電セル状態"に

初期化せしめる一斉リセット行程化を実行し、最後定 のサブフィールドSF8のみで全放電セルを"消り放電 セル状態"にする消光行程とを実行する。図10は、図 9(a)及び図9(b)に示される発光解動フォーマットに 後って、アドレスドライバ6、第1サスティンドライバ 7及び第2サスティンドライバ8各々が、PDP10の 行電極及び列電艦に印加する各種彫動がルスの印加タイ ミングを示す対である。

【0020】先ず、サブタィールドSF1の一斉リセット行程Reでは、第1サスティンドライバフが図10に示されるが如き負極性のリセットバルスRF,を行電框 X;~X。に印加する。かかるリセットバルスRF,の回いと同時に、第2サスティンドライバSが、図10に示されるが如き正様性のリセットバルスRF,爰びRF、今の間に応じて、PDF10の全数電ルがリセット放電し、各核電セル内には一様に所定量の壁電荷が形成される。これにより、全ての放電セルは"点灯放電セル状態"に初期化される。

[0021] 次に、各サプフィールドのアドレス行程W では、アドレスドライバらが、上記とモリラから供給 された画素駆動データビットDBの論理レベルに対応し た電圧を有する画素データゾルスを発生する。例えば、 アドレスドライバらは、画素駆動データビットDBの論 理レベルが"1"である場合には高電圧の画素データバル スを生成し、"0"である場合には低電圧(のボルト)の画 素データバルスを生成する。この際、アドレスドライバ 6は、この画素データバルスを1行分(加個)等に、列電 権力、一つ。に印加して行く、

【0022】例えば、サブフィールドSF1のアドレス 行程Wcでは、メモリ5から画素駆動データビット群D B111~DB11aが供給されるので、アドレスドライバ 6は、先ず、この中から第1行目に対応した分、つまり DB1,,~DB1,。を抽出する。そして、アドレスドラ イバ6は、これらm個のDB111~DB11。各々を、そ のの論理レベルに対応したm個の画素データバルスDP 1.. ~DP1.。に変換し、これらを図10に示す如く同 時に列電極 $D_1 \sim D_a$ に印加する。次に、アドレスドライ バ6は、画素駆動データビット群DB1...~DB1...の 中から第2行目に対応したDB1、、~DB1、。を抽出す る。そして、アドレスドライバ6は、これらm個のDB 121~DB12a各々を、その論理レベルに対応したm個 の画素データバルスDP121~DP12aに変換し、これ らを図10に示す如く同時に列電板D,~D。に印加す る。以下、同様にしてアドレスドライバ6は、サブフィ ールドSF1のアドレス行程Wcにおいて、メモリ5か ら供給された画素駆動データビット群DB1に対応した 画素データパルスDP1を1行分毎に列電極D、~D。に 印加して行くのである。

【0023】更に、アドレス行程Wcでは、第2サステ

ィンドライバ8が、上述した如き1行分毎の画素データ バルス群DPの印加タイミングと同一タイミングにて、 図10に示されるが如き負極性の走査パルスSPを発生 し、これを行電極 $Y_1 \sim Y_n$ へと順次印加して行く。この 際、走査パルスSPが印加された行電極と、高電圧の画 素データパルスが印加された列雷極との交差部の被雷セ ルにのみ放電 (選択消去放電)が生じ、その放電セル内 に残存していた壁電荷が選択的に消去される。この選択 消去放電により、上記一斉リセット行程Rcにおいて"点 灯放電セル状態"に初期化された放電セルは"消灯放電セ ル状態"に設定される。一方、上記選択消去放電の生起 されなかった放電セルは、その直前までの状態を維持す る。すたわち。"占灯放電セル状態"にあった放電セルは そのまま"点灯放電セル状態"に設定され、"消灯放電セ ル状態"にあった故霊セルはそのまま"消灯故霊セル状 態"に設定されるのである。

【0024】次に、各サプフィールドの発化維持行程1 では、第1カスティンドライバア及が第2カスティン ドライバ8各々が、行電原X;ーX。及びY;ーY。に対し で図8に示されるように支圧に正極性の維持パルス IP 及びIP。まの加する。ことで、発光維持行程1にたさ いて印加する維持パルス IPの回数は、図9(a)に示す 如き第1兆光環動フォーマットに基づく駆動が実施され ている期間中に

```
SF1:2
```

であり、図9(b)に示す如き第2発光駆動フォーマット に基づく駆動が実施されている期間中は.

SF1:1

SF2:2

SF3:4 SF4:6

SF5:10

SF6:14

SF7:19

SF8:25 SF9:31

SF10:39

SF11:47

SF12:57

となる。

【0025】この際、整電前が残留したままとなっている数電セル、すなわち上記アドレス行程Wecksいて"点灯放電セルル大陸"に認定された放電セルのみが、上記維持小ルス IP。及びIP。が印加される限に維持故電する。よって、"点灯放電セル状態"に設定された放電セルは、上述した如くサブフィールド毎に割り当てられた放電回数分だけ、その維持故電に伴う発光状態を維持す。

【0026】そして、最後尾のサブフィールドSF8の みで消去存程にを実行する。かかる消去有程にでは、ア ドレスドライバ6が、図10に示されるが如き正極性の 消去パルスAPを発生してこれを列電極り、~り。に印加 する。更に、第2サスティンドライバ8は、かかる消去 パルスAPの印加タイミングと同時に図10に示される が如き負極性の消去パルスEPを発生してこれを行電極 ソニンド。各々に印加する。これら消去パルスAP及びE Pの同時印加により、PDP10における全放電としたいて消去放電が単起され、全での成電とル内に残存 している重電荷が消滅する。かかる消去放電により、P DP10における全ての放電セルが「消灯放電セル状態" に推移する。

【0027】 上記図9及び図10に示す駆動によれば、 各サブフィールド内のアドレス行程Wcにおいて"点灯放 電セル状態"に設定された放電セルのみが、その直後の 発光維持行程Icにおいて上述した如き回数だけ放電に 伴う発光を繰り返す。ここで、各放電セルが"点灯放電 セル状態"、又は"消灯放電セル状態"のいずれに設定さ れるのかは、図8に示されるが如き画素駆動データGD によって決まる。すなわち、画素駆動データGDの各ビ ットが論理レベル"1"である場合には、そのビット桁に 対応したサブフィールドのアドレス行程Wcにおいて選 択消去放電が生起され、放電セルは"消灯放電セル状態" に設定される。一方、そのビットの論理レベルが"0"で ある場合には上記選択消去放電は生起されないので、現 状を維持する。つまり、このアドレス行程Wcの直前ま で"消灯放電セル状態"にあった放電セルは"消灯放電セ ル状態"を維持し、"点灯放電セル状態"にあった放電セ ルは"点灯放電セル状態"をそのまま維持するのである。 この際、図8に示す如き13通りの画素駆動データGD では、第1~第12ビットの内で論理レベル"1"となる ビットは最大でも1つである。すなわち、図8に示す画 素駆動データGDによれば、1フィールド期間内におい て生紀される選択消去放電は必ず1回以下となる。更 に、図9(a)及び図9(b)に示す発光駆動フォーマット によれば、故電セルを"消灯放電セル状態"から"点灯放 電セル状態"に推移させることが出来る機会は、先頭の サブフィールドSF1の一斉リセット行程Rcのみであ

【0028】従って、図8に示される画素駆動データG

SF2:3

SF3:5

SF4:8

SF5:11

SF6:17 SF7:22

SF8:28

SF9:35

SF10:43

SF11:51 SF12:30

Dを用いて図り(a) Xは図り(b)に示す発光影動フォーットに従った影動を行うと、各放電セルは、1フィールドの先頭から図8中の黒丸が付されているサプフィールドにて選択消去放電が生起されるまでの間だけ"点灯 旅電セル状態"に交る。そして、その間に存在する白丸にて示されるサプフィールド各々の発光維持行程1に おいて上述した如き回数だけ維持放電に件う発光を繰り返すのである。この際、1フィールド期間内の各サプフィールドSF1~SF1~SF1 とにおいて実施された維持放電 年光の総数に応じた中間制の機能が報覚される。

【0029】つまり、奇数フィールド時には図9(a)に 示す第1発光駆動フォーマットに基づ、駆動が実施され るので、この間、図8に示す如き13通りの画素駆動デ ータGDにより、共々、

[0:2:5:8:18:29:46:68:96:131:174:225:2 55]

なる発光輝度を有する13階調分の中間輝度が表現され

【0030】一方、偶数フィールド時には図9(b)に示 す第2発光駆動フォーマットに基づく駆動が実施される ので、この間、図8に示す如き13通りの画素駆動デー 夕GDにより、夫々、

[0:1:3:7:13:23:37:56:81:112:151:198:2

なる発光輝度を有する13階調分の中間輝度が表現され

【0031】すなわち、各サブフィールドで実施すべき 発光期間が互いに異なる2種類の13階調駆動をフィー ルド(フレーム)毎に交互に実施されるのである。図11 は、第1発光駆動フォーマットに基づく駆動を実施した 際における13階調各々での発光輝度と、第2発光駆動 フォーマットに基づく駆動を実施した際における13階 調各々での発光輝度とを表す図である。尚、図11にお いて、マーク"□"は、第1発光駆動フォーマットに基づ く発光輝度、マーク◆は、第2発光駆動フォーマットに 基づく発光輝度を表している。この図から、1フィール ド (フレーム) 缶に駆動パターン。 つまり各サブフィー ルドの維持発光行程 I cにおける発光回数(維持パルスの 数)を変更すると、一方の駆動で表現される13階調分 の輝度各々の間に他方の駆動で表現される13階調分の 輝度が挿入されることがわかる。よって、時間方向の精 分効果により、視覚上における表示階調数は13階調よ りも増加して階調表現力が向上する。

【0032】この際、図11に示す加き 小に「解検する 層測問の環度は、上述の源差拡散処理、ディザ処理等の 多階調化処理によって表現まれる。図12は、この調差 拡散処理、及びディザ処理を実施する多階調化処理回路 33の内部構成を示す図である。図12に示すように、 多階調化処理回路33は、誤差拡散処理回路330、及 びディザ処理回路350から構成される。

【0033】誤差拡散処理回路330は、先ず、上記第 1 データ変換回路32から供給されてくる輝度変換画素 データPD_Bの系列中から、図13に示す如きPDP1 0の画素G(j,k)、G(j,k-1)、G(j-1,k-1)、G(j-1, k)、及びG(j-1,k+1)各々に対応した画素データを取り 出す。そして、画素G(j,k-1)、G(j-1,k+1)、G(j-1, k)、及びG(j-1,k-1)各々に対応した画素データの下位 ビット(低輝度成分)同十を重み付け加算したものを、画 素G(i,k)に対応した画素データの上位7ビットに反映 させたものを誤差拡散処理画素データEDとしてディザ 処理回路350に供給する。この際、上記誤差拡散処理 によって、画素G(j,k)に対応した画素データの低輝度 成分が上記周辺画素各々に対応した画素データによって 擬似的に表現されるので、誤差拡散処理画素データED のビット数が7ビットであっても、8ビットと同等な輝 度を表現することが可能となる。

【0034】図14は、ディザ処理回路350の内部構 成を示す図である。ディザ処理回路350は、輝度範囲 判別回路351、セレクタ353、第1ディザマトリク ス回路354 第2ディザマトリクス回路355 加算 器356、及び上位ビット抽出回路357から構成され、 る。輝度範囲判別回路351は、先ず、7ビットの上記 調差拡散処理画素データEDによって表される頻度レベ ルが、所定の低輝度レベル(例えば"7")よりも低い、又 は中輝度範囲内(例えば"8"~"88")にある、又は所定 の高輝度レベル(例えば"88"よりも高いのかを判別す る、この際、調差拡散処理画素データEDが上記中順度 範囲内に含まれると判別した場合、輝度範囲判別回路3 51は、論理レベル"1"の輝度判別信号BLをセレクタ 353に供給する。一方、誤差拡散処理画素データED が所定の低輝度レベルよりも低い、又は所定の高輝度レ ベルよりも高いと判別された場合、輝度範囲判別回路3 51は、論理レベル"O"の輝度判別信号BLをセレクタ 353に供給する。

【0035】第1ディザマトリクス回路354及び第2 ディザマトリクス回路3558々は、図15の大線にて 聞まれているPDP1のの4万×4列画素群年に、その 画業群内の各画素位置に対応させて、「0"~7"を表現 する3だットのディザ係数を発生する。そして、その発 生したディザ係数各々を上記画業群内における各画素 に対応して検索される誤逐策波処理画素データED各々 に合わせたタイミングで、セレクタ353に選出する。 尚、上記第1ディザマトリクス回路354及び第2ディ ザマトリクス回路355は近いに"0"~7"でなディザ 係数を発生する点では同一動作を為すものの、4行×4 列画業都内の各画業に対するディザ係数の割り当て方が 署をつている。

【0036】図16は、第1ディザマトリクス回路35 4が発生するディザ係数の各画素位置に対する割り当て を示すディザマトリクステーブルを示す図である。図1 6に示されるように、第1ディザマトリクス回路354 は、最初の第1フィールドにおいては、PDP10の第 (4K-3)行における第(4L-3)列、第(4L-2) 列、第(4L-1)列、及び第4L列に属する画素各々に 対応させて、夫々

"7"、"2"、"7"、"2"

なるディザ係数を発生する。

【0037】尚、上記Kは、1~n/4までの自然数であ 上記しは、1~m/4までの自然数である。又、この 第1フィールドにおいて、第1ディザマトリクス回路3 54は、PDP10の第(4K-2)行における第(4L -3)列、第(4L-2)列、第(4L-1)列、及び第4 L列に属する画素各々に対応させて、夫々 "0"、"5"、"0"、"5"

なるディザ係数を発生する。

【0038】又、この第1フィールドにおいて、第1デ ィザマトリクス回路354は、PDP10の第(4K-1)行における第(4L-3)列、第(4L-2)列、第(4 L-1)列、及び第4L列に属する画素の各々に対応さ サア 夫々

"3". "6". "3". "6"

なるディザ係数を発生する。

【0039】更に、この第1フィールドにおいて、第1 ディザマトリクス回路354は、PDP10の第4K行 における第(4L-3)列、第(4L-2)列、第(4L-1)列、及び第4L列に属する画素の各々に対応させ て、夫々

"4", "1", "4", "1"

なるディザ係数を発生する。

【0040】次の第2フィールドでは、第1ディザマト リクス回路354は、PDP10の第(4K-3)行にお ける第(4L-3)列、第(4L-2)列、第(4L-1) 列、及び第41列に属する画素の各々に対応させて、夫

"1". "4". "1". "4"

なるディザ係数を発生する。

【0041】又、この第2フィールドにおいて、第1デ ィザマトリクス回路354は、PDP10の第(4K-2)行における第(4L-3)列、第(4L-2)列、第(4 L-1)列、及び第4L列に属する画素の各々に対応さ せて、夫々

"6", "3", "6", "3"

なるディザ係数を発生する。

【0042】又、この第2フィールドにおいて、第1デ ィザマトリクス回路354は、PDP10の第(4K-1)行における第(4L-3)列、第(4L-2)列、第(4 L-1)列、及び第4L列に属する画素の各々に対応さ せて、夫々 "5" "0" "5" "0"

たるディザ係数を発生する.

【0043】更に、この第2フィールドにおいて、第1 ディザマトリクス回路354は、PDP10の第4K行 における第(4L-3)列、第(4L-2)列、第(4L-1)列、及び第4L列に属する画素の各々に対応させ て、夫々

"2", "7", "2", "7"

なるディザ係数を発生する。

【0044】次の第3フィールドでは、第1ディザマト リクス回路354は、上記第2フィールドで発生したデ ィザ係数と同一のディザ係数を発生する。そして、第4 フィールドでは、第1ディザマトリクス回路354は、 上記第1フィールドで発生したディザ係数と同一のディ ザ係数を発生する。第1ディザマトリクス回路354 は、上述した如き第1フィールド~第4フィールドでの 一連のディザ係数発生動作を図16に示されるように終 り返し実行する。

【0045】これに対し、第2ディザマトリクス回路3 55は、図17に示されるが如きディザマトリクステー ブルに従って、4行×4列画素群内の各画素位置に対応 させたディザ係数を発生している。図17に示されるよ うに、第2ディザマトリクス回路355は、最初の第1 フィールドにおいては、PDP10の第(4K-3)行に おける第(4L-3)列、第(4L-2)列、第(4L-1) 列、及び第41列に属する画素各々に対応させて、夫々 "7", "2", "7", "2"

なるディザ係数を発生する。

【0046】又、この第1フィールドにおいて、第2デ ィザマトリクス回路355は、PDP10の第(4K-2)行における第(4L-3)列、第(4L-2)列、第(4 L-1)列、及び第4L列に属する画素各々に対応させ て、夫々

"0", "5", "0", "5"

なるディザ係数を発生する。

【0047】又、この第1フィールドにおいて、第2デ ィザマトリクス回路355は、PDP10の第(4K-1)行における第(4L-3)列、第(4L-2)列、第(4 L-1)列、及び第4L列に属する画素の各々に対応さ せて、夫々

"3", "6", "3", "6"

なるディザ係数を発生する。

【0048】更に、この第1フィールドにおいて、第2 ディザマトリクス回路355は、PDP10の第4K行 における第(4L-3)列、第(4L-2)列、第(4L-1)列 及び第41.列に属する画素の各々に対応させ て、夫々

"4", "1", "4", "1"

なるディザ係数を発生する。

【0049】次の第2フィールドにおいては、第2ディ ザマトリクス回路355は、PDP10の第(4K-3) 行における第(41.-3)列 第(41.-2)列 第(41.

-1)列、及び第4L列に属する画素の各々に対応させて、夫々

"5"、"0"、"5"、**"**0"

なるディザ係数を発生する。

【0050】又、この第2フィールドにおいて、第2ディザマトリクス回路355は、PDP10の第(4K-2)行における第(4L-3)列、第(4L-2)列、第(4L-1)列、及び第4L列に属する画業の各々に対応させて、夫々

"2", "7", "2", "7"

なるディザ係数を発生する。

【0051】又、この第2フィールドにおいて、第2ディザマトリクス回路355は、PDP10の第(4K-1)行における第(4L-3)列、第(4L-2)列、第(4L-1)列、及び第4L列に属する画素の各々に対応させて、失々

"1", "4", "1", "4"

なるディザ係数を発生する。

【0052】更に、この第2フィールドにおいて、第2 ディザマトリクス回路355は、PDP10の第4K行 における第(4L-3)列、第(4L-2)列、第(4L-1)列、及び第4L列に属する画素の各々に対応させ て、夫々

"6"、"3"、"6"、"3"

り、う、り、う なるディザ係数を発生する。

【0053】次の第3フィールドでは、第2ディザマト リクス回路355は、PDP10の第(4K-3)行にお ける第(4L-3)列、第(4L-2)列、第(4L-1)列、及び第4L列に属する画業の各々に対応させて、夫

"1", "4", "1", "4"

なるディザ係数を発生する。

【0054】又、この第37ィールドにおいて、第2ディザマトリクス回路355は、PDP10の解(4K-2)行における節(4L-3)列、第(4L-2)列、第(4L-1)列、及び第4LMに属する画素の各々に対応させて、失々

"6"、"3"、"6"、"3"

なるディザ係数を発生する。

【0055】又、この第3フィールドにおいて、第2ディザマトリクス回路355は、PDP10の第(4K-1)行における第(4L-3)列、第(4L-2)列、第(4L-2)列、第(4L-1)列、及び第4L列に属する画素の各々に対応させて、夫々

"5", "0", "5", "0"

なるディザ係数を発生する。

【0056】更に、かかる第3フィールドにおいて、第 2ディザマトリクス回路355は、PDP10の第4 K 行における第(4L-3)列、第(4L-2)列、第(4L -1)列、及び第4L列に属する両業の各々に対応させ て、夫々 "2"、"7"、"2"、"7"

なるディザ係数を発生する。

【0057】次の第4フィールドでは、第2ディザマト リクス回路355は、PDP10の第(4K-3)行にお ける第(4L-3)列、第(4L-2)列、第(4L-1) 列、及び第4し列に属する画素の各々に対応させて、夫

"3"、"6"、"3"、"6"

なるディザ係数を発生する。

【0.058】又、この第4フィールドにおいて、第2ディザマトリクス回路355は、PDP10の第4化-2)行における第(4L-3)列、第(4L-2)列、第(

"4", "1", "4", "1"

なるディザ係数を発生する。

【0059】又、この第4フィールドにおいて、第2ディザマトリクス回路355は、PDP100第(4K-1)行における第(4L-3)列、第(4L-2)列、第(4L-1)列、及び第4L列に属する回素の各々に対応させて、失々

"7", "2", "7", "2"

なるディザ係数を発生する。

【0060】更に、かかる第4フィールドにおいて、第 2ディザマトリクス回路355は、PDP10の第4K 行における第(4L-3)列、第(4L-2)列、第(4L -1)列、及び第4L列に属する画業の各々に対応させ て、夫々

"0"、"5"、"0"、"5"

なるディザ係数を発生する。

【0061】第2ディザマトリクス回路355は、上述 した如き第1フィールド~第4フィールドでの一連のデ ボザ高数発生動作を図17に示されるように繰り返し実 行する。セレクタ353は、輝度範囲判別回路351か ら供給された輝度範囲判別信号BLが論理レベル"1"で ある場合には、第1ディザマトリクス回路354が発生 したディザ係数を加算器356に供給する。一方、上記 環度範囲判別信号BLが論理レベル"0"である場合は、セレクタ353は、第2ディザイリクス回路35 5が発生したディザ係数を加算器356に供給する。す なわち、セレクタ353は、認差並散処理順業データと Dによって表される輝度レベが前途した心を中職度範 囲内に含まれる場合といが前途した心を中職度範 関内に含まれる場合といば図16、それ以外の場合には図 17に示す如きディザ係数を加算器356に供給するの である。

【0062】加算器356は、上記セレクタ353から 供給されてくるディザ係数を、上記誤差拡散処理画素データFDに加算する。加算器356は、この加算結果を ディザ加算画素データとして上位ビット抽出回路357 に供給する。上位ビット抽出回路357は、かかるディ ザ加算画素データ中から上位4ビット分を抽出し、これ を多階調化画素データPD。として出力する。

【0063】以上の如く、ディザ処理回路350では、 PDP10における4行×4列商素群を1つの表示単位 として捉えでディザ処理を行うようにしている。つま り、4行×4列商素群内の16個の商素各々に対応した 誤差拡散処理商素データED各々の下位3ビットに、3 は図17に示されるように割り当てて加算するのであ る。このように、16個の商業各々に対応した誤差拡散 処理商業データED各々の下位3ビットに、3ビットで 表される「ツー"アでかるディ佐新を中面は、5ビットで 表される「ツー"アでかるディ佐新を本面する。

- 1) ディザ係数"7"が加算された画素だけで桁上げが 生じる場合。
- 2) ディザ係数"6"及び"7"が加算された画素で桁上 げが生じる場合
- 3) ディザ係数"5"~"7"が加算された画素で桁上げが生じる場合
- 4) ディザ係数"4"~"7"が加算された画素で桁上げが生じる場合
- 5) ディザ係数"3"~"7"が加算された画素で桁上げが生じる場合
- 6) ディザ係数"2"~"7"が加算された画素で桁上げが生じる場合
- 7) ディザ係数"1"~"7"が加算された画素で桁上げが生じる場合
- 8) 全ての画素で桁上げが生じない場合
- なる8つの桁上げ状態のいずれかが起こる。

【0064】そして、かかる荷上げの影響が、加算器3 66から出力されたディザ加算商業データ中の上位4ビ ットに反映されることになる。従って、4行×4列商業 群を1つの表示単位として眺めた場合、上記ディザ加算 商業デーク中の上位4ビットによって表される輝度とし て、8種類の組み合わせが発生することになる。すなわ ち、上位ビット抽出回路357によって得られた多階調 化両素データPD。のビット数が例24ビットであって も、表現出来る輝度階調数は8倍、すなわち、7ビット 相当の中間調表示が同能となるのである。

【0065】ここで、前述したように、本売明では、図9(a)に示す第1第光型輸力ァーマットに基づく駆動と、図9(b)に示す第2年光駆動フォーマットに基づく駆動とを、1フィールド毎に交互に切り模えて実施することにより、複数上における原調表現力を向上させている。更に、多階調化処理による輝度絶和及び階調正みの発生を即期すべく、図2に示す第1データ実機回路32によって10℃からの確保を開発するチワトの単、第1データ支援回路32は、上記第1元半級動フォーマットに基づく駆動を実施している。この際、第1データ支援回路32は、上記第1元光型動力マットに基づく駆動を実施している間に辺ら、一方、マットに基づく駆動を実施している間に辺ら、一方、

第2発光駆動フォーマットに基づく駆動を実施している 間は図7に示す如き変換特性にてデータ変換を行う。よ って、例え長期間に亘って輝度変化の無い画像を担う映 像信号が入力された場合においても、ディザ処理回路3 50に入力される誤差拡散処理画素データEDの値は、 1フィールド毎に変化することになる。例えば"633" を表す輝度調整画素データPDRLが供給された場合、第 1データ変換回路32は、これを、奇数フィールド時に は図6に示す如き変換特性に基づいて"248"なる輝度 変換画素データPD。に変換する。 つまり、 2値で表す と"011111000"なる9ビットの輝度変換画素デ ータPD_Bに変換されるのである。この際、かかる輝度 変換画素データPD。に誤差拡散処理を施すと、"011 111000"の上位7ビットで表される"011111 O"なる7ビットの調差拡散処理画素データEDが得ら れる。これは10進数で表すと"62"である。又、第1 データ変換回路32は、偶数フィールド時には上記"6 33"なる輝度調整画素データPD。, を、図7に示す如 き変換特性に基づいて"265"なる輝度変換画素データ PD#に変換する。つまり、2値で表すと"100001 001"なる9ビットの輝度変換画素データPD。に変換 されるのである。この際、かかる輝度変換画素データP Duに誤差拡散処理を施すと、"100001001"の 上位7ビットで表される"1000010"なる7ビット の誤差拡散処理画素データEDが得られる。これは10 進数で表すと"66"である。従って、図18に示す如 く、第1及び第3フィールド時には4行×4列画素群の 各画素に対応して"62"に対応した誤差拡散処理画素デ ータED、一方、第2及び第4フィールド時には"66" に対応した誤差拡散処理画素データEDがディザ処理回 路350に入力される。この際、第1及び第3フィール ド時の誤差拡散処理画素データEDと、第2及び第4フ ィールド時の誤差拡散処理画素データEDとの間には" 4"なるオフセットが生じる。よって、第1~第4フィ ールドの全てにおいて、4行×4列画素群の各画素に対 応したディザ係数の組み合わせが同一となるディザバタ 一ンを用いてディザ加算を実施すると、ディザノイズ発 生の恐れがでてくる。そこで、上記オフセット量"4"を 考慮して、図16に示す如く、2フィールド毎に4行× 4 列画素群の各画素に対応したディザ係数の値が切り替 わるディザパターンを用いてディザ加算を実施するよう にしたのである。この際、第1及び第3フィールド時に は"62"、第2及び第4フィールド時には"66"となる 4行×4列分の誤差拡散処理画素データEDに 図16 に示す如きディザ係数を加算すると、図18に示す如き ディザ加算画素データ(下位3ビットで表される値は切 り捨て)が得られる。すると、第1~第4フィールド間 での時間方向の積分効果により、4行×4列画素群の1 6個の画素全てにおいて"62"に対応した輝度が視覚さ れ、いわゆるディザノイズの無い画像表示が為される。

【0066】ところが、極めて高輝度、あるいは極めて 低輝度の画像を表す映像信号が入力された場合には、図 6に示す実験特性によって変して得られた環境を実施 素データPD』と、図7に示す如き実験特性によって変 接して得られた輝度変換画素データPD』とのオフセッ 一量は0になる。従って、4 行×4 列分の訳差嫉歎処理 画素データEDの値は全ての期間に亘って同一となる。 よって、上述した如きオフセット量"4"を考慮して生成 された図16に示す如きディザ係数を加算すると、ディ ザノイズが早する場合が生むる。

【0067】例えば、極めて低輝度を表す"15"なる輝 度調整画素データPDs」が供給された場合、第1データ 変換回路3.2は、これを、奇数フィールド時には図6に 示す如き変換特性に基づいて"4"なる輝度変換画素デー タPD。に変換する。 つまり、 2値で表すと"00000 0100"なる9ビットの輝度変換画素データPD』に変 換されるのである。この際、かかる輝度変換画素データ PD。に誤差拡散処理を施すと、"000000100" の上位7ビットで表される"000001"なる7ビッ トの調差拡散処理画素データEDが得られる。これは1 ①進数で表すと"1"である。又、第1データ変換回路3 2は、"15"なる輝度調整画素データPDntを、偶数フ ィールド時には図7に示す如き変換特性に基づいて"6" なる輝度変換画素データPD_{||}に変換する。つまり、2 値で表すと"000000110"なる9ビットの輝度変 換画素データPD。に変換されるのである。この際、か かる輝度変換画素データPD』に誤差拡散処理を施す と、"000000110"の上位7ビットで表される" 000001"なる7ビットの誤差拡散処理画素デー タEDが得られる。これは10進数で表すと"1"であ る。従って、図18に示す如く、第1~第4フィールド に亘り、4行×4列画素群の各画素に対応した誤差拡散 処理画素データEDとして"1"がディザ処理回路350 に入力されるのである。この際、かかる誤差拡散処理画 索データEDに図16に示す如きディザ係数を加算する と、図18に示す如きディザ加算画素データ(下位3ビ ットで表される値は切り捨て)が得られる。すると、第 1~第4フィールド間での時間方向の積分効果により、 4行×4列画素群中には図18に示す如く、"0"に対応 した輝度(つまり消灯状態)の画素に混じって"4"に対応 した輝度で視覚される画素が点在して表れ、ディザノイ ズが発生する。

【0068】そこで、本売明においては、上記馬差抜放 処理画書データ ED によって表される輝度レベルが極め て低輝度又は高輝度である場合には、図1 しに代わり図 17に示す如きディザ係数を用いてディザ旗章を実施す あようにしたのである。能つ、市連とたの部第1~第 4フィールドに亘り"1"となる誤差拡散処理画素データ ED に、図1 7に示す。サ係数を加算すると、図1 9 に示す如きデオ加質書素データ (下6) 3 年)、下で表と れる値は切り捨て)が得られる。この際、第1~第47 4 ~ ルト間での時間方向の積分効果により、4行×4列 画素部所において、図10に示す如ぐ「4"に対応した輝 度で報覧を打る両素と、"2"に対応した輝度で報覧される 両震が少定に表れる。いかの市が根操状がディザバ クーンが発生する。尚、市松模維状のディデバターンは 規度的には目立ちにくいので、結果として、ディザノイ ズが即動きれるととになる。

【0069】以上の加く、本発明においては、入力映像 信号(話走拡散処理画業データED)で表される画像の解 度が所定の中郷度範囲内に含まれる場合には図16、極 めて低種度又は高輝度である場合には図17のディザマ トリクスにて示されるディザ係数を用いてディザ処理を 実施する。これにより、ディザノイズを飢滅させた良好 な画像表所を実現するのである。

【0070】高、上記実施剛においては、ディザ係数の 値が0~7までの8億であるが、これに限定されるもの ではない。更に、上記実施剛においては、入力映像信号 で表される商像の輝度が低電度、又は高輝度である場合 には、共に関了のディザマトリクスによって示される ディザ係数を用いているが、低輝度である場合と、高輝 度である場合とで用いるディザマトリクスを異ならせて も良い。

【0071】図20は、かかる点に鑑みて為されたディザマトリクスの他の一例を示す図である。 尚、図20 は、課金地放映回画素データEDによって表される 輝度が低輝度である場合に第2ディザマトリクス回路3 55が発生するディザ係数のやトリクスを示す図である。 风、図20(0)は、課金地放映画画素データEDによって表される輝度が高速である場合に第2ディザマトリクス回路355が発生するディザ係数のマトリクスを示す図であるチャザ保数のマトリクスを示す図である。

(10072) すなわち、低類度画像表示時には、第2ディザマトリクス回路355は、PDP10の4行×4列の画路355は、PDP10の4行×4列の画路は対応した16個のディザ係数(0~15)からなる図20(a)に示す如き4種類のディザマトリクスDMX1~DMX4を、夫々1フィールド毎に発生する。の際、第2ディザマトリクス回路355は、これら4つのディザマトリクスDMX1~DMX4を4フィールド周期で繰り返し発生する。一方、高輝度画像表示時には、図20(b)に示す如き2種類のディザマトリクスDMX5及びDMX6を大りフィールド毎に変圧6発生する。この際、第2ディザマトリクス回路355は、これら2つのディザマトリクスDMX5及びDMX6を2フィールド個所で繰り返し番せする。

【0073】よって、図20に示す如きディザマトリク スによれば、高輝度面像表示の際には近端度画像表示時 に比してディザパターンの変化周期が短くなるので、こ の高輝度面像表示時において目立つと言われるフリッカ が低減される。

[0074]

【発明の効果】以上詳述した如く、本発明においては、 表示すべき画像の輝度が低輝度である場合と、中輝度で ある場合とでディザ処理時に用いるディザ係級の値を変 更することにより、ディザノイズを低減させた高品質な 画像表示を実現している。

【図面の簡単な説明】

【図1】本発明によるディスプレイ装置としてのプラズ マディスプレイ装置の概略構成を示す図である。

【図2】図1に示されるプラズマディスプレイ装置におけるデータ変換回路30の内部構成を示す図である。

【図3】図2に示されるABL回路31の内部構成を示す図である。

【図4】図3に示されるデータ変換回路312における 変換特性を示す図である。

変換特性を示す図である。 【図5】図2に示される第1データ変換回路32の内部

構成を示す図である。 【図6】図5に示されるデータ変換回路321における データ変換特性を示す図である。

【図7】図5に示されるデータ変換回路323における

データ変換特性を示す図である。 【図8】図2に示される第2データ変換回路34の変換

テーブル、及び発光駆動パターンを示す図である。 【図9】図1に示されるアラズマディスプレイ装置の発

光駆動フォーマットを示す図である。
【図10】1フィールド内においてPDP10に印加さ

れる各種駆動パルスと、その印加タイミングを示す図で ある。 【図11】第1発光駆動フォーマットに基づく駆動を実

施した際における13階調各々での発光輝度と、第2発 光駆動フォーマットに基づく駆動を実施した際における 13階調各々での発光輝度とを表す図である。 【図12】多階調化処理回路33の内部構成を示す図である。

【図13】誤差拡散処理回路330の動作を説明する為の図である。

【図14】ディザ処理回路350の内部構成の一例を示す図である。

【図15】PDP10における画素配列を示す図であ

【図16】図14に示す第1ディザマトリクス回路35 4が発生するディザ係数による4行×4列画素群毎のマ

トリクスを示す図である。 【図17】図14に示す第2ディザマトリクス回路35 5が発生するディザ係数による4行×4列画素群毎のマ

トリクスを示す図である。 【図18】中輝度画像("633")及び低輝度画像("15")を夫々表す誤差拡散処理画素データED各々の第1

、第4フィールドでの推移と、図16に示すディザ係数加算後のディザ加算値素データの推移を示す図である。 【図19】低輝度値像(*15")を夫々表す誤差拡散処理 面素データED各々の第1~第4フィールドでの推移 と、図17に示すディザ級動加度後のディザ加質画器データを図ります。

【図20】第2ディザマトリクス回路355が発生する ディザ係数による4行×4列画素群毎のマトリクスの他 の例を示す図である。

【主要部分の符号の説明】

ータの推移を示す図である。


32 第1データ変換回路


350 ディザ処理回路 351 輝度節囲判別回路


354 第1ディザマトリクス回路

355 第2ディザマトリクス回路












異九: 選款消去放⁵ 自立: 接格故言學》













[図12]

33 RBBMR 7-970/(IECro) 8 日 アンテクロ (IECro) 8 日


[214]




【図15】





【図16】




[図17]







【図20】



フロントページの続き

Fターム(参考) 5C058 AA11 BA01 BA07 BA33 BA35 BB04 BB11 BB25

> 5C080 AA05 BB05 DD01 EE28 FF12 JJ02 JJ04 JJ05